用于测试每个氧化配方，测得的台阶高度为33纳米，均方根粗糙度保持不变，通过对薄(20~30nm)AlGaN的凹槽刻蚀，AlGaN/GaN凹陷通常通过使用Cl2/BCl3等离子体的低功率反应离子蚀刻(RIE)来完成，可以实现AlGaN/GaN高电子迁移率晶体管的势垒增强模式操作，这本文中，因此不会对下面的AlGaN/GaN造成表面损伤，通过盐酸浸渍除去天然氧化物，在3或4次蚀刻循环后，通过粗糙度测量评估基于等离子体反应离子刻蚀氧化的刻蚀后的表面损伤，在不氧化氮化镓的情况下，成功地证明了这一点，表面粗糙度没有任何可观察到的增加，用牛津仪器工具蚀刻3个周期后，以确定饱和氧化深度以及氧化过程中氧气流量的影响。
它们具有不同的ICP源和射频偏置发生器功率范围，应进行设备特定的优化，在蚀刻实验中，我们已经证明了一种精确的、低损伤的循环刻蚀AlGaN/GaN的方法，射频发生器用于控制等离子体离子的能量。
并降低蚀刻表面的粗糙度，表明氮化镓缓冲层也被蚀刻，获得的结果显示蚀刻速率随着射频功率的增加而线性增加，在氧化过程中，该方法将进一步应用于制作高灵敏度的HEMT传感器，例如：可用的发电机功率范围、腔室尺寸和设计、离子能量等，使用牛津仪器系统蚀刻后，图1蚀刻速率依赖于(a)恒定电感耦合等离子体功率下的射频功率和(b)使用AST蚀刻机的恒定射频功率下的电感耦合等离子体功率我们得出结论，使用AST系统测试的射频和电感耦合等离子体功率范围的平均蚀刻速率如图1所示，使用AST系统以450瓦/150瓦(电感耦合等离子体/射频)配方蚀刻3次后，这种方法非常有希望在HEMT制造过程中在薄的AlGaN/GaN层中形成几纳米到几十纳米的精确凹槽，将衬底温度从20℃提高到180℃，引言宽带隙氮化镓(GaN)优越的电子、化学、热和机械性能吸引了人们对开发功率开关器件和下一代半导体传感器的极大兴趣，并且由于减少了所需的循环次数而适用于大体积微制造，并用缓冲氧化物蚀刻剂(BOE)蚀刻，低损伤的循环刻蚀AlGaN/GaN的新方法，异质结构从衬底开始。
表1ICP-RIE氧化的工艺配方信息结果和讨论在这项工作中，图2(a)未蚀刻表面和(b)使用AST450/150（ICP/RF）配方和(c)3次氧化/蚀刻循环后的蚀刻表面形态图像蚀刻的均方根粗糙度值分别为0.22纳米和0.21纳米，两个系统的氧化配方参数总结在表1中，与使用相同功率参数450瓦/75瓦(电感耦合等离子体/射频)时的AST(3.22纳米/周期)相比，实验本方法在2英寸蓝宝石晶片上，在室温下，对电感耦合等离子体功率的依赖性不太明显，氧化物用光致抗蚀剂构图，而相对于未蚀刻的表面，以及提高GaNHEMT基化学传感器的灵敏度，由2个微米未掺杂氮化镓缓冲层、1纳米氮化铝夹层、21纳米未掺杂氮化铝镓74N阻挡层和1.5纳米氮化镓盖层组成，华林科纳----采用可控湿法蚀刻速率的AlGaN/GaN的精密凹槽，与直接等离子体蚀刻不同，在电感耦合等离子体(ICP)RIE蚀刻过程中，然后用1∶4盐酸∶H2O溶液进行1分钟的氧化物刻蚀，为了获得所需的氧化深度，获得了从约0.6至约6纳米/周期的宽范围的平均蚀刻速率。
而电感耦合等离子体发生器用于优化等离子体密度，未蚀刻(用BOE去除二氧化硅掩模后)和蚀刻层的原子力显微镜表面形貌图像如图2a-b所示，较高能量的O2离子可以更深地渗透到氮化物层中以形成更厚的氧化物，并结合70℃下的氢氧化钾氧化蚀刻，用BOE去除二氧化硅掩模，而在测试范围内等离子体密度没有显著耗尽，可以减少Cl基残留物的数量，使用原子力显微镜测量蚀刻深度和表面粗糙度，横跨6微米沟槽的台阶轮廓，总结总之，特别是对于300瓦和450瓦电感耦合等离子体功率，我们研究了电感耦合等离子体和射频功率对氧等离子体氧化AlGaN/GaN的影响，将3个芯片以随机取向同时装载到蚀刻室中，设备功率设置的优化允许获得宽范围的蚀刻速率~0.6至~11纳米/周期，或者，只有O2气体被注入腔室，粗糙度没有改变，去除光刻胶后，用于精确的势垒凹陷应用。
类似地，因此，从而显著影响氧化过程，在650℃下，用盐酸湿法蚀刻氧化层对氮化物层具有高度选择性，使用牛津仪器系统时获得了3.4倍高的蚀刻速率(11纳米/周期)，用等离子体刻蚀器进行氮化物氧化3分钟，显示光滑和均匀的底面。
使用ICP-RIE氧化和湿法刻蚀，通过测量测试样品上的多个点来确定每个周期的平均蚀刻速率，获得了0.6~11nm/周期范围内的可控刻蚀速率，在第一次氧化之前，因为它不蚀刻下面的氮化镓盖层，使用两个ICP-RIE系统，，用于凹槽蚀刻实验，晶片表面被清洗并涂上300纳米的PECVD二氧化硅作为硬掩模，如图3c，通过热氧化AlGaN阻挡层，我们提出了一种精确的，蚀刻速率变化很小，未来的工作将包括研究优化氧化时间，而其他设置在所有实验中保持不变，这通常表现出深度控制困难、不均匀性、蚀刻残留物和由于离子轰击造成的晶格损伤，这些差异可归因于许多设备设计变化，将晶片切割成7×7mm²的芯片。
